PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2001-167598

(43)Date of publication of application: 22.06.2001

(51)Int.Cl.

G11C 29/00

G11C 11/407

G11C 11/401

(21)Application number: 11-345074

(71)Applicant: MITSUBISHI ELECTRIC CORP

(22)Date of filing:

03.12.1999


(72)Inventor: HOSHIDA TETSUJI

IKEDA ISATO

(54) SEMICONDUCTOR DEVICE

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a constitution of a semiconductor device in which a write- recovery time under high speed operation can be evaluated even by a tester of comparatively slow speed operation. SOLUTION: When a write-recovery test signal TWRTST is activated, a pre-charge control circuit 100 turns on and off transfer gates TG10 and TG15 respectively, and sets a signal level of a pre-charge control signal Prec in accordance with a level of an input signal of a precharge command input pad 15, on the other hand, in a normal operation, a signal level of the pre-charge control signal Prec is set by making a write-recovery test signal TWRTST inactiveness and turning on and off respectively the transfer gates TG15 and TG10 in accordance with combination of a control signal inputted to a logic gate 112.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

(19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号 特開2001-167598 (P2001 - 167598A)

(43)公開日 平成13年6月22日(2001.6.22)

(51) Int.Cl. ⁷		識別記号	FΙ		ī	7]ド(参考)
G11C	29/00	6 7 1	G11C	29/00	671M	5 B O 2 4
•	11/407			11/34	3 6 2 S	5 L 1 0 6
	11/401				371A	

審査請求 未請求 請求項の数11 OL (全 16 頁)


(21)出願番号	特顯平11-345074	(71)出願人 000006013
		. 三菱電機株式会社
(22)出願日	平成11年12月3日(1999.12.3)	東京都千代田区丸の内二丁目2番3号
		(72)発明者 星田 哲司
		兵庫県伊丹市荻野1丁目132番地 大王電
		機株式会社内
		(72)発明者 池田 勇人
		東京都千代田区丸の内二丁目2番3号 三
		菱電機株式会社内
		(74)代理人 100064746
		弁理士 深見 久郎 (外4名)
		Fターム(参考) 5B024 AA15 BA05 BA07 CA11 CA21
		EA01
		5L106 DD21 EE00 FF01 GG03
		1

(54) 【発明の名称】 半導体装置

(57) 【要約】

【課題】 比較的低速なテスタによっても高速動作下に おけるライトリカバリタイムの評価が可能な半導体装置 の構成を提供する。

【解決手段】 プリチャージ制御回路100は、ライト リカバリテスト信号TWRTSTが活性化される場合に おいては、トランスファゲートTG10およびTG15 をそれぞれオンおよびオフさせて、プリチャージコマン ド入力パッド15の入力信号のレベルに応じて、プリチ ャージ制御信号Precの信号レベルを設定する。-方、通常動作時おいては、ライトリカバリテスト信号T WRTSTを非活性化して、トランスファゲートTG1 5およびTG10をそれぞれオンおよびオフすることに よって、論理ゲート112に入力される制御信号の組み 合わせに応じて、プリチャージ制御信号Precの信号 レベルを設定する。



【特許請求の範囲】

【請求項1】 入力される複数の制御信号に応じて動作する半導体装置であって、

前記複数の制御信号を入力するための複数のパッド群と、

テストモード時においてプリチャージタイミングを指定 するためのテストプリチャージ信号を入力するためのプ リチャージ制御パッドと、

行列状に配置される複数のメモリセルを有するメモリセルアレイとを備え、

前記メモリセルアレイは、各々が前記メモリセルの各列 に対応して設けられる複数のビット線対を含み、

前記複数の制御信号に応答して、前記半導体装置の動作 を制御するための制御回路をさらに備え、

前記制御回路は、前記複数のビット線対のそれぞれをプリチャージするためのプリチャージ制御回路を含み、

前記プリチャージ制御回路は、通常動作時においては、 前記複数の制御信号の信号レベルの組合せに応じて前記 プリチャージを実行し、前記テストモード時において は、前記テストプリチャージ信号の信号レベルに応じて 20 前記プリチャージを実行する、半導体装置。

【請求項2】 前記プリチャージ制御パッドは、ウェハテスト時に外部から信号入力が可能である、請求項1記載の半導体装置。

【請求項3】 前記プリチャージ制御パッドは、製品パッケージ外部から信号入力が可能な端子と電気的に結合される、請求項1記載の半導体装置。

【請求項4】 前記プリチャージ制御回路は、

前記複数の制御信号の信号レベルに応じて論理演算結果 を出力する第1の論理演算回路と、

前記通常動作時においては、前記第1の論理演算回路の 出力信号を第1のノードに出力し、前記テストモード時 においては、前記第1のノードの信号レベルを固定する 第2の論理演算回路と、

前記テストモード時において、前記プリチャージ制御パッドと第2のノードとを電気的に結合するための第1のトランスファゲートと、

前記通常動作時において、前記第2のノードと所定の電圧を供給する電源配線とを電気的に結合するための第2のトランスファゲートと、

前記第1および前記第2のノードの電圧レベルに応じて、前記プリチャージ動作の実行を指示するためのプリチャージ制御信号を出力する第3の論理演算回路とを有する、請求項2もしくは3に記載の半導体装置。

【請求項5】 前記制御回路は、

外部からのコマンド信号の活性化に応答して所定の動作 を実行するためのサブ制御回路と、

前記プリチャージ制御パッドと前記サブ制御回路との間に配置される入力切換回路とを含み、

前記入力切換回路は、前記通常動作時においては、前記 50

プリチャージ制御パッドの電圧レベルを前記サブ制御回路の入力ノードに伝達し、前記テストモード時においては、前記コマンド信号の非活性状態に対応する電圧レベルを前記入力ノードに伝達する、請求項3記載の半導体装置。

【請求項6】 入力される複数の制御信号に応じて動作する半導体装置であって、

行列状に配置される複数のメモリセルを有するメモリセルアレイを備え、

10 前記メモリセルアレイは、各々が前記メモリセルの各列 に対応して設けられる複数のビット線対を含み、

前記複数の制御信号に応答して前記半導体装置の動作を 制御するための制御回路をさらに備え、

前記制御回路は、

前記メモリセルアレイに対する書込動作を指示するため の内部書込制御信号を活性化する書込制御回路と、

前記複数のビット線対のそれぞれに対するプリチャージ 動作を指示するためのプリチャージ制御回路とを含み、 前記プリチャージ制御回路は、通常動作時においては、

前記複数の制御信号の信号レベルの組合せに応じて前記 プリチャージ動作の実行を指示し、前記テストモード時 においては、前記内部書込制御信号の活性化から所定時 間経過後に前記プリチャージ動作の実行を指示する、半 導体装置。

【請求項7】 前記プリチャージ制御回路は、

前記複数の制御信号の信号レベルに応じて論理演算結果 を出力する第1の論理演算回路と、

前記通常動作時においては、前記第1の論理演算回路の 出力信号を第1のノードに出力し、前記テストモード時 30 においては、前記第1のノードの電圧レベルを固定する 第2の論理演算回路と、

前記通常動作時においては、前記内部書込制御信号の信号レベルに応じて論第2のノードの電圧レベルを設定し、前記テストモード時においては、前記第2のノードの電圧レベルを固定する第3の論理演算回路と、

前記第2のノードの電圧レベルを前記所定時間遅延させて第3のノードに出力する遅延回路と、

前記第1および前記第3のノードの電圧レベルに応じて、前記プリチャージ動作の実行を指示するためのプリチャージ制御信号を出力する第4の論理演算回路とを有する、請求項6記載の半導体装置。

【請求項8】 前記遅延回路は、

前記第2のノードと前記第3のノードとの間に直列に接続される複数の遅延ユニットと、

各々が、前記複数の遅延ユニットとそれぞれ並列に結合 される複数の短絡用スイッチとを含み、

前記M個の短絡用スイッチは、前記テストモード時において、外部からの人力によってオンオフすることが可能である、請求項7記載の半導体装置。

【請求項9】 前記遅延回路は、前記複数の短絡用スイ

-2-

30

3

ッチとそれぞれ直列に接続される複数のヒューズ素子を ・さらに有し、

前記複数のヒューズ素子の各々は、外部からの入力によって溶断することが可能である、請求項8記載の半導体 装置。

【請求項10】 前記プリチャージ制御回路は、

前記複数の制御信号の信号レベルに応じて論理演算結果 を出力する第1の論理演算回路と、

前記通常動作時においては、前記第1の論理演算回路の 出力信号を第1のノードに出力し、前記テストモード時 10 においては、前記第1のノードの電圧レベルを固定する 第2の論理演算回路と、

前記内部書込制御信号を所定時間遅延させて第2のノードに伝達するための遅延回路とを含み、

前記遅延回路は、並列に配置される複数のサブ遅延回路 を有し、

前記複数のサブ遅延回路のそれぞれが有する遅延時間は 互いに異なり、

前記第1および前記第2のノードの電圧レベルに応じて、前記プリチャージ動作の実行を指示するためのプリチャージ制御信号を出力する第3論理演算回路とを有し、

前記制御回路は、前記テストモード時において、前記複数のサブ遅延回路のうちの1個を選択的に活性化する、 請求項6記載の半導体装置。

【請求項11】 各前記複数のサブ遅延回路は、 非活性化時において第3のノードの電圧レベルを固定するとともに、活性化時において前記第3ノードの電圧レベルを前記内部書込制御信号の信号レベルに応じて設定する第4の論理演算回路と、

前記第3ノードと第4ノードとの間に直列に接続される 複数の遅延ユニットと、

各前記複数の遅延ユニットに対応して設けられる、直列 に接続された短絡用スイッチおよびヒューズ素子の組 と、

前記第4ノードと前記第2ノードとの間に設けられ、前記活性化時にオンするトランスファゲートとを含み、前記短絡用スイッチおよびヒューズ素子の組は、前記複数の遅延ユニットのうちの対応する1つと並列に設けられ、

前記短絡用スイッチは、前記テストモード時において、 外部からの入力によってオンオフすることが可能であ り、

前記ヒューズは、外部からの入力によって溶断すること が可能である、請求項10記載の半導体装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】この発明は、半導体装置に関し、より特定的には、高速動作のテストを効率的に実行することが可能な半導体装置に関する。

[0002]

【従来の技術】近年における半導体装置に対する高速化の要求はますます大きくなっているが、これに伴って、 検査工程において動作チェックを実行するために用いられる検査機器、いわゆるメモリテスタに要求されるタイミング精度も厳しいものとなってきている。

【0003】特に、クロック同期型の半導体記憶回路においては、外部クロックの周波数が100MHz以上(サイクルタイム10ns以下)のタイミング精度を必要とするものも存在するため、従来のメモリテスタでは対応しきれない問題も発生し始めている。また、一般に高速に動作できるメモリテスタ(以下、高速テスタとも称する)は、従来のテスタ(以下、低速テスタとも称する)に比較して高価であるので、半導体装置の高速化に伴うテストコストの上昇を抑制することも重要な課題の1つとなってきている。

【0004】以下においては、一例として、同期型半導体記憶装置(SDRAM)における最小ライトリカバリタイムの評価テストを例にとって従来技術の問題点を説明する。

【0005】ライトリカバリタイム tWRは、ライトコマンドの入力からプリチャージ動作が指示されるまでの期間で定義され、最小ライトリカバリタイム以上の期間を確保して、ライトコマンドおよびプリチャージ動作が指示された場合には、正常な番込動作が実行できることを保証する必要がある。

【0006】したがって、検査工程においてはSDRA M内部でライトコマンドおよびプリチャージ動作を生成するための信号を外部からメモリテスタによって入力し、内部でこれらの信号に応じてコマンドを生成して、正常に書込動作が実行できたかどうかを確認する。したがって、高速動作下において最小ライトリカバリタイムを評価するためには、非常に短い期間の間にこれらの動作を連続して発生させることができるようなテスト信号をメモリテスタによって与えることが必要となる。

【0007】図10は、従来の技術のプリチャージ制御回路500の構成を示す回路図である。

【0008】図10を参照して、プリチャージ制御回路500は、プリチャージ動作を実行するためのプリチャージ制御信号の活性化(Hレベル)および非活性化(Lレベル)をコントロールする。

【0009】通常動作時においては、プリチャージ動作が実行されるか否かは、外部より与えられる制御信号の信号レベルの組合せによって決定される。また、最小ライトリカバリタイムの測定時においては、テスト信号TWRTSTの信号レベルに応じて、プリチャージ制御信号Precを活性化することが可能な構成となっている。

【0010】図10を参照して、プリチャージ制御回路 50 500は、チップセレクト信号/CSの反転信号である

20

制御信号CSと、ロウアドレスストローブ信号/RAS の反転信号である制御信号RASと、コラムアドレスス トローブ信号/CASと、ライトイネーブル信号/WE の反転信号である制御信号WEとを受けてこれらのNA ND論理演算結果を出力する論理ゲート510と、論理 ゲート510の出力を反転するインバータ515と、イ ンバータ515の出力とテスト信号TWRTSTとに応 じてOR論理演算結果を出力する論理回路520とを備 える。

【0011】プリチャージ制御回路500は、さらに、 制御信号WEを反転して出力するインバータ525と、 テスト信号TWRTSTおよびインバータ525に応じ てNAND論理演算結果を出力する論理ゲート530 と、論理ゲート520および530の出力に応じて両者 のAND論理演算結果を出力する論理回路540とを備 える。論理回路540は、プリチャージ制御信号Pre cを出力する。

【0012】同期型半導体記憶装置においては、外部ク ロック信号EXT.CLKの活性化エッジにおける各制 御信号の信号レベルの組合せに応じて、各コマンドが生 成される。

【0013】通常動作時においては、テスト信号TWR TSTは非活性化(Lレベル)されているので、外部ク ロック信号EXT. CLKの立上がり時において、制御 信号/CS=Lレベル (CS=Hレベル)、/RAS-Lレベル (RAS=Hレベル)、/CAS=Hレベルお よび/WE=Lレベル (WE=Hレベル) のときに、プ リチャージ信号Precが活性化(Hレベル)される。

【0014】図11は、プリチャージ制御回路500に よる通常動作モード時におけるライトリカバリタイムの 30 測定方法を説明するタイミングチャートである。

【0015】図11を参照して、まず、ライトコマンド の生成に先立って、時刻 t 0 においてアクティベートコ マンドが生成され、ワード線WLが活性化される。

【0016】アクティベートコマンドの生成後、時刻 t 1の外部クロック信号の活性化エッジにおいてライトコ マンドが生成され(/CS=Lレベル、/RAS=Hレ ベル、および/CAS, /WE=Lレベル)、これに応 じて、時刻 t 2 において S D R A M 内部において内部書 込制御信号int.WRTが活性化(Hレベル)され る。

【0017】時刻 t 3における次の外部クロック信号の 活性化エッジにおいて、プリチャージコマンドが生成さ れ (/CS, /RAS=Lレベル、/CAS=Hレベ ル、および/WE=Lレベル)、これに応答してプリチ ャージ制御信号Precが活性化され、時刻t4におい てワード線WLが非活性化される。このとき、実際にS DRAM内部でデータ書込が可能な期間は、時刻 t 2 か ら時刻 t 4の間である。

リタイムは、ライトコマンド生成とプリチャージコマン ド生成との間の期間 tWRで定義される。したがって、 検査時においては、メモリテスタによってライトリカバ リタイム t WRを変化させて、実際に豊込動作が正常に 実行されているかどうかをチェックする必要がある。

【0019】通常動作モードすなわち、テスト信号TW RTSTが非活性状態(Lレベル)である場合において は、プリチャージ制御信号Precのコントロールは、 外部クロック信号EXT.CLKのの活性化タイミング における各制御信号の信号レベルの組合せによってしか 実行できないため、実行可能な最高速のテストは、メモ リテスタの動作周波数に依存することになる。したがっ て、この状態でタイミング制御の厳しいテストを実行し ようとすれば、高速なメモリテスタが必要となり、メモ リコストが上昇してしまう。

【0020】一方、最小ライトリカバリタイム測定のた めのテストモード (以下単にテストモードとも称する) 時、すなわちテスト信号TWRTSTが活性化(Hレベ ル) された場合においては、図10の回路において論理 回路520の出力は常にHレベルに設定されるので、プ リチャージ制御信号Precは、制御信号WEの信号レ ベルによって設定することが可能となる。

【0021】図12は、従来の技術のプリチャージ制御 回路によるテストモード時におけるライトリカバリタイ ムの評価方法を説明するタイミングチャートである。

【0022】図12を参照して、時刻 t 0において、図 11の場合と同様にアクティベートコマンドが指示さ れ、これに応じてワード線WLが活性化される。

【0023】時刻t1において、外部クロック信号EX T. CLKの立上がりエッジにおいて、ライトコマンド を生成するように各制御信号の信号レベルが設定され る。ここで、ライトイネーブル信号/WEの信号レベル は、時刻 t 1 より、予め規定されるセットアップ時間 t IS以前から、予め規定されるホールド時間 t IH経過 後(時刻 t 3) までの間 L レベルに設定される。これに 応じて、時刻t2においてSDRAM内部において内部 瞥込制御信号int. WRTが活性化(Hレベル)され

【0024】このライトコマンドの生成に併せて、テス ト信号TWRTSTを活性化することによって(図示せ 40 ず)、次に時刻t3におけるライトイネーブル信号/W EのHレベルへの変化に応じて、プリチャージ制御回路 500は、プリチャージ制御信号Precを活性化(H レベル)する。これに応答して、時刻t4においてワー ド線WLが非活性化される。このとき、実際にSDRA M内部でデータ書込が可能な期間は、時刻 t 2 から時刻 t4の間である。

【0025】したがって、この場合においては、ライト コマンドを指示した後、ライトイネーブル信号/WEの 【0018】一方、スペック上保証すべきライトリカバ 50 信号レベルのHレベルへの変化に応じて自動的にプリチ

30

ャージ動作を実行することができるため、外部クロック 信号EXT. CLKの周期より短いタイミングで、ライ トコマンドに続いてプリチャージ動作を実行することが できる。この結果、メモリテスタの最大動作周波数に対 応する周期よりも厳しいタイミング精度で最小ライトリ カバリタイムのテストを実行することができる。

[0026]

【発明が解決しようとする課題】しかしながら、このよ うなテストモードでは、ライトリカバリタイム tWRを 予め規定されたライトイネーブル信号/WEのホールド 10 時間 t I H以下に設定することができない。したがっ て、このホールド時間よりも厳しいタイミングでライト リカバリタイムの評価が必要な場合には、対応すること ができない。

【0027】さらに、図12に説明したテストモード は、テスティングバーイン装置(以下、単にTBI装置 とも称す) に代表される、同時並列に多数の測定を実行 するためのメモリテスタには適用することが困難であ る。

【0028】図13は、TBI装置においてテストモー ドによってライトリカバリタイムを測定する場合の問題 点を説明するタイミングチャートである。

【0029】図13を参照して、TBI装置によって出 力されるテスト用のドライブ信号は、立上がり/立下が り時間(以下、tr/tf時間とも称する)が大きいこ とが特徴である。これは、TBI装置に代表される、同 時に多数並列のテストを実行する装置においては、供給 能力の大きい電源やドライバピンが必要となるため、発 生する信号へのオーバーシュートあるいはアンダーシュ ートの発生を抑制するために、tr/tfを大きく取る 必要が生ずるためである。

【0030】図13においては、各制御信号の信号レベ ルが変化するタイミングは、図12の場合と同様であ

【0031】すなわち、まず時刻 t 0においてアクティ ベートコマンドが生成されワード線WLが活性化され る。次に、時刻 t 1 においてライトコマンドが生成さ れ、これに応答して時刻 t 2 に内部書込制御信号 i n t. WRTが活性化される。

【0032】時刻t3において、TBI装置は、ライト イネーブル信号/WEをHレベルに変化させようとする が、立上がり時間が大きいため、これに応答してプリチ ャージ制御信号Precが活性化されるのは、時刻t3 からΔtb経過後の時刻t4となる。

【0033】プリチャージ制御信号Precの活性化に 応答して、ワード線WLは時刻 t 5 において非活性化さ れるため、このタイミングで実質的な書込可能期間も終 了する。このようにTBI装置においては、ライトイネ ーブル信号/WEの復帰タイミングでプリチャージ制御 いことの影響を受けて、実際にSDRAM内で書込可能 な時間は、時刻 t 2 から時刻 t 5 の間となり、比較的長 く取れてしまう。

【0034】したがって、TBI装置等においては、こ のようなテストモードによってライトリカバリタイムを 精密に評価することは困難となる。

【0035】この発明は、このような問題点を解決する ためになされたものであって、その目的は、比較的低速 なテスタによってもタイミング精度の厳しい検査を実行 することが可能な半導体装置の構成を提供することであ る。

[0036]

【課題を解決するための手段】請求項1記載の半導体装 置は、入力される複数の制御信号に応じて動作する半導 体装置であって、複数の制御信号を入力するための複数 のパッド群と、テストモード時においてプリチャージタ イミングを指定するためのテストプリチャージ信号を入 力するためのプリチャージ制御パッドと、行列状に配置 される複数のメモリセルを有するメモリセルアレイとを 備え、メモリセルアレイは、各々がメモリセルの各列に 対応して設けられる複数のビット線対を含み、複数の制 御信号に応答して、半導体装置の動作を制御するための 制御回路をさらに備え、制御回路は、複数のビット線対 のそれぞれをプリチャージするためのプリチャージ制御 回路を含み、プリチャージ制御回路は、通常動作時にお いては、複数の制御信号の信号レベルの組合せに応じて プリチャージを実行し、テストモード時においては、テ ストプリチャージ信号の信号レベルに応じてプリチャー ジを実行する。

【0037】請求項2記載の半導体装置は、請求項1記 戦の半導体装置であって、プリチャージ制御パッドは、 ウェハテスト時に外部から信号入力が可能である。

【0038】請求項3記載の半導体装置は、請求項1記 載の半導体装置であって、プリチャージ制御パッドは、 製品パッケージ外部から信号入力が可能な端子と電気的 に結合される。

【0039】請求頃4記載の半導体装置は、請求頃2も しくは3に記載の半導体装置であって、プリチャージ制 御回路は、複数の制御信号の信号レベルに応じて論理演 40 算結果を出力する第1の論理演算回路と、通常動作時に おいては、第1の論理演算回路の出力信号を第1のノー ドに出力し、テストモード時においては、第1のノード の信号レベルを固定する第2の論理演算回路と、テスト モード時において、プリチャージ制御パッドと第2のノ ードとを電気的に結合するための第1のトランスファゲ ートと、通常動作時において、第2のノードと所定の電 圧を供給する電源配線とを電気的に結合するための第2 のトランスファゲートと、第1および第2のノードの電 圧レベルに応じて、プリチャージ動作の実行を指示する 信号を活性化する構成としても、t r / t f 時間が大き 50 ためのプリチャージ制御信号を出力する第3の論理演算

9

回路とを有する。

【0040】請求項5記載の半導体装置は、請求項3記載の半導体装置であって、制御回路は、外部からのコマンド信号の活性化に応答して所定の動作を実行するためのサブ制御回路と、プリチャージ制御パッドとサブ制御回路との間に配置される入力切換回路とを含み、入力切換回路は、通常動作時においては、プリチャージ制御パッドの電圧レベルをサブ制御回路の入力ノードに伝達し、テストモード時においては、コマンド信号の非活性状態に対応する電圧レベルを入力ノードに伝達する。

【0041】請求項6記載の半導体装置は、入力される 複数の制御信号に応じて動作する半導体装置であって、 行列状に配置される複数のメモリセルを有するメモリセ ルアレイを備え、メモリセルアレイは、各々がメモリセ ルの各列に対応して設けられる複数のビット線対を含 み、複数の制御信号に応答して半導体装置の動作を制御 するための制御回路をさらに備え、制御回路は、メモリ セルアレイに対する書込動作を指示するための内部書込 制御信号を活性化する書込制御回路と、複数のビット線 対のそれぞれに対するプリチャージ動作を指示するため のプリチャージ制御回路とを含み、プリチャージ制御回 路は、通常動作時においては、複数の制御信号の信号レ ベルの組合せに応じてプリチャージ動作の実行を指示 し、テストモード時においては、内部書込制御信号の活 性化から所定時間経過後にプリチャージ動作の実行を指 示する。

【0042】請求項7記載の半導体装置は、請求項6記載の半導体装置であって、プリチャージ制御回路は、複数の制御信号の信号レベルに応じて論理演算結果を出力する第1の論理演算回路と、通常動作時においては、第1の論理演算回路の出力信号を第1のノードに出力し、テストモード時においては、第1のノードの電圧レベルを固定する第2の論理演算回路と、通常動作時においては、内部書込制御信号の信号レベルに応じて論第2のノードの電圧レベルを設定し、テストモード時においては、第2のノードの電圧レベルを固定する第3の論理演算回路と、第2のノードの電圧レベルを所定時間遅延させて第3のノードに出力する遅延回路と、第1および第3のノードの電圧レベルに応じて、プリチャージ動作の実行を指示するためのプリチャージ制御信号を出力する第4の論理演算回路とを有する。

【0043】請求項8記載の半導体装置は、請求項7記載の半導体装置であって、遅延回路は、第2のノードと第3のノードとの間に直列に接続される複数の遅延ユニットと、各々が、複数の遅延ユニットとそれぞれ並列に結合される複数の短絡用スイッチとを含み、M個の短絡用スイッチは、テストモード時において、外部からの入力によってオンオフすることが可能である。

【0044】請求項9記載の半導体装置は、請求項8記載の半導体装置であって、遅延回路は、複数の短絡用ス

10 イッチとそれぞれ直列に接続される複数のヒューズ案子

をさらに有し、複数のヒューズ素子の各々は、外部から の入力によって溶断することが可能である。

【0045】請求項10記載の半導体装置は、請求項6 記載の半導体装置であって、プリチャージ制御回路は、 複数の制御信号の信号レベルに応じて論理演算結果を出 力する第1の論理演算回路と、通常動作時においては、 第1の論理演算回路の出力信号を第1のノードに出力 し、テストモード時においては、第1のノードの電圧レ 10 ベルを固定する第2の論理演算回路と、内部費込制御信 号を所定時間遅延させて第2のノードに伝達するための 遅延回路とを含み、遅延回路は、並列に配置される複数 のサブ遅延回路を有し、複数のサブ遅延回路のそれぞれ が有する遅延時間は互いに異なり、第1および第2のノ ードの電圧レベルに応じて、プリチャージ動作の実行を 指示するためのプリチャージ制御信号を出力する第3論 理演算回路とを有し、制御回路は、テストモード時にお いて、複数のサブ遅延回路のうちの1個を選択的に活性 化する。

【0046】請求項11記載の半導体装置は、請求項1 0 記載の半導体装置であって、各複数のサブ遅延回路 は、非活性化時において第3のノードの電圧レベルを固 定するとともに、活性化時において第3ノードの電圧レ ベルを内部書込制御信号の信号レベルに応じて設定する 第4の論理演算回路と、第3ノードと第4ノードとの間 に直列に接続される複数の遅延ユニットと、各複数の遅 延ユニットに対応して設けられる、直列に接続された短 絡用スイッチおよびヒューズ素子の組と、第4ノードと 第2ノードとの間に設けられ、活性化時にオンするトラ ンスファゲートとを含み、短絡用スイッチおよびヒュー ズ素子の組は、複数の遅延ユニットのうちの対応する1 つと並列に設けられ、短絡用スイッチは、テストモード 時において、外部からの入力によってオンオフすること が可能であり、ヒューズは、外部からの入力によって溶 断することが可能である。

[0047]

【発明の実施の形態】以下において、本発明の実施の形態について図面を参照して詳しく説明する。なお、図中における同一符号は同一または相当部分を示すものとする。

【0048】 [実施の形態1] 図1は、本発明の実施の形態1に従う同期型半導体記憶装置1の全体構成を示す概略ブロック図である。図1においては、半導体装置の代表例として、外部クロック信号に応答して動作する同期型半導体記憶装置(SDRAM)について説明する。

【0049】なお、以下の説明で明らかになるように、本発明の適用は、同期型半導体記憶装置に限られるものではなく、外部からの制御信号に応答して動作する半導体装置に同様に適用することが可能である。

【0050】図1を参照して、同期型半導体記憶装置1

は、ウェハ内に形成された各チップの外周部に設置され たパッド群を備える。これらのパッド群には、ウェハテ スト時にメモリテスタから任意の信号波形を与えること. が可能である。

【0051】パッド群は、外部クロック信号EXT. C LK、チップセレクト信号/CS、ロウアドレスストロ ーブ信号RAS、コラムアドレスストローブ信号/CA Sおよびライトイネーブル信号/WE等の制御信号を受 ける制御信号入力パッド群10と、テストプリチャージ 信号TPRCを受けるプリチャージコマンド入力パッド 10 ルの組合せに応答して、ライトリカバリタイムテスト信 15と、アドレス信号ADDの各ビットA1~Ai

(i:自然数)の各ビットを受けるアドレス入力パッド 群12と、書込データの入力を受けるデータ入力パッド 16と、読出データを出力するデータ出力パッド18 と、電源電圧を入力するための電源パッド19とを含 ts.

【0052】半導体記憶装置1は、さらに、行列状に配 置された複数のメモリセルを有するメモリセルアレイ5 0を備える。メモリセルの各行に対応してワード線が設 けられ、メモリセルの各列に対応してビット線対が設け 20 られる。図1には、代表的に1個のメモリセルMCに対 応して設けられるワード線WLおよびビット線対の一方 BLの配置を示している。

【0053】半導体記憶装置1は、さらに、それぞれの ビット線対に生じた電圧差を検知・増幅して出力するセ ンスアンプ回路60と、プリチャージ制御信号Prcc に制御されて各ビット線対を所定の電圧レベルに設定す るプリチャージ回路65とを備える。

【0054】半導体記憶装置1は、さらに、アドレス信 号の各ビットA1~Aiを受けるアドレスバッファ30 と、アドレスバッファ30の出力する各アドレスビット に応答して、メモリセルの行を選択するための行デコー ダ32および、メモリセルの列を選択するための列デコ ーダ34とを備える。行デコーダ32は、各アドレスビ ットに応答してワード線を選択的に活性化する。列デコ ーダ34によって選択された列に対応するビット線対 は、センスアンプ回路60と接続される。

【0055】半導体記憶装置1は、さらに、制御信号入 カパッド群10から入力されるクロック信号および制御 信号とプリチャージコマンド入力パッド15から入力さ れるテストプリチャージ信号TPRCとを受けて制御回 路40に伝達するコントロールバッファ20と、これら のクロック信号および制御信号等とを受けて、半導体記 憶装置1全体の動作を制御するための制御回路40とを

【0056】制御回路40は、制御信号の信号レベルの 組合せに応じて、ライトコマンドが指示された場合に内 部書込制御信号int. WRTを活性化する書込制御回 路42と、プリチャージ動作の実行を制御するプリチャ ージ制御回路100とを含む。プリチャージ制御回路1

00は、プリチャージ回路65に活性化を指示するため のプリチャージ制御信号Precを生成する。プリチャ ージ制御信号 Precは、プリチャージ動作時において 活性化(Hレベル)される。

12

【0057】半導体記憶装置1は、さらに、モードレジ スタ70を備える。モードレジスタ70は、入力された 制御信号の組合せに応答して制御回路100によってテ ストモード信号Tstが活性化されてテストモードに移 行した場合には、アドレスビットA1~Aiの信号レベ 号TWRTSTを活性化する。

【0058】ライトリカバリタイムテスト信号TWRT STは、テストモード時において、ライトリカバリタイ ムの評価をする場合に活性化(Hレベル)される。な お、図1においては、モードレジスタ70の機能のう ち、テストモード時におけるライトリカバリタイムの評 価に必要な信号の出力のみを代表的に記載している。

【0059】半導体記憶装置1は、さらに、データ入出 力回路80を備える。データ入出力回路80は、データ 入力パッド16に入力された書込データを I/O線75 を介してメモリセルアレイ50に伝達し、アドレス信号 に応答して選択されたメモリセルに聾込む。また、アド レス信号に応答して選択されたメモリセルから読出さ れ、センスアンプ回路60で増幅されたデータを、1/ 〇線75を介して受けて、データ出力パッド18から出

【0060】 電圧発生回路 (Voltage Down Converter: VDC) 90は、電源入力パッド19に入力された電圧 を受けて、内部電源電圧Vccと接地電圧Vssとを出 30 力する。内部電源電圧Vccは、電源配線91によって 各部に供給され、接地電圧Vssは接地配線92によっ て各部に供給される。

【0061】図2は、プリチャージ制御回路100の構 成を示す回路図である。図2を参照して、プリチャージ 制御回路100は、チップセレクト信号/CS、ロウア ドレスストローブ信号/RASおよびライトイネーブル 信号/WEのそれぞれの反転信号である制御信号CS、 RASおよびWEとコラムアドレスストローブ信号/C ASとを受けて、これらの制御信号の信号レベルに応じ てNAND論理演算結果を出力する論理ゲート112 と、論理ゲート112の出力を反転するインバータ11 4とを含む。

【0062】プリチャージ制御回路100は、さらに、 インバータ114の出力およびライトリカバリタイムテ スト信号TWRTSTに応じてOR論理演算結果を内部 ノードNaに出力する論理回路116と、プリチャージ コマンド入力パッド15と内部ノードNbとの間に接続 されるトランスファーゲートTG10と、電源配線91 と内部ノードNbとの間に接続されるトランスファーゲ 50 ートTG15と、内部ノードNaおよびNbの電圧レベ

-7-

ルに応じてAND論理演算結果をプリチャージ制御信号 Precとして出力する論理回路118とを含む。トランスファーゲートTG10およびTG15は、ライトリカバリタイムテスト信号TWRTSTに応答してオン/オフする。なお、図2においては、表記を簡略化するため、プリチャージコマンド入力パッド15の後段に配置されるコントロールバッファ20の表記を省略してい

【0063】通常動作時においては、ライトリカバリタイムテスト信号TWRTSTは、非活性状態(Lレベル)であるので、内部ノードNaの電圧レベルは、論理ゲート112の入力である各制御信号の組合せに応答して定められる。一方、ノードNbの電圧レベルは、トランスファーゲートTG15がオンしTG10がオフすることによって、内部電源電圧Vccに固定される。

る。

【0064】したがって、通常動作時においては、プリチャージ制御信号 Precの信号レベルは内部ノードNaの電圧レベルと等しくなり、プリチャージ動作は、論理ゲート112の入力である各制御信号の信号レベルの組合せに応答して実行される。

【0065】一方、テストモード時においてライトリカバリタイムの評価を実行する場合には、ライトリカバリタイムテスト信号TWRTSTが活性化(Hレベル)されるため、論理回路116の出力、すなわち内部ノードNaの電圧レベルがHレベルに固定されるとともに、トランスファーゲートTG10がオンされ、トランスファーゲートTG15がオフされる。したがって、内部ノードNbの信号レベルは、プリチャージコマンド入力パッド15に入力されるテストプリチャージ信号TPRCの信号レベルと等しくなる。

【0066】したがって、テストモード時においてライトリカバリタイムの評価を実行するときには、メモリテスタ等によって外部から任意のタイミングでプリチャージ動作を実行することが可能となる。

【0067】図3は、実施の形態1に従うプリチャージ制御回路によるライトリカバリタイムの評価方法を説明するタイミングチャートである。図3の場合においては、図示していないが、テストモードが選択され、ライトリカバリテストモード信号TWRTSTは活性化(Hレベル)されているものとする。

【0068】まず、時刻 t 0において、アクティベートコマンドが実行され、ワード線WLが活性化される。次に、時刻 t 1の外部クロック信号EXT. CLKの立上がりエッジに応答してライトコマンドが生成される。これに応じて、時刻 t 2において書込制御回路 4 2によって内部書込制御信号 i n t. WRTが活性化される。

【0069】時刻t3において、メモリテスタ等によって外部から与えられるテストプリチャージ信号TPRCが活性化(Hレベル)されると、これに応じてプリチャージ動作が起動され、プリチャージ制御信号Precが

活性化(H ν ベル)される。これに応じて、時刻 t 4 においてワード線WLは非活性化される。

14

【0070】したがって、半導体記憶装置 1内部で実際 にデータ書込可能な期間は時刻 t2~時刻 t4の間であり、これに対応するライトリカバリタイム tWRとして 時刻 t1~時刻 t3間の時間を評価することが可能である。

【0071】このように、テストプリチャージ信号TPRCの活性化タイミングは、メモリテスタ等によって外部から任意に設定することができるので、メモリテスタの動作周波数等によらずタイミング精度の厳しいライトリカバリタイムの評価を実行することが可能である。この結果、低速テスタを用いても、動作周波数の高い半導体装置のライトリカバリタイムの評価をすることが可能となり、書込マージンの小さいメモリセルの計算による歩留り向上を、テストコストを抑制した上で実行できる。

【0072】また、図2でも説明したように、ライトリカバリタイムテスト信号TWRTSTの非活性化(Lレ ベル)時においては、通常動作の特性に全く影響を及ぼすことなく、外部から入力される各制御信号の信号レベルのみに応答してプリチャージ動作を実行することが可能である。

【0073】 [実施の形態2] 実施の形態2に従う半導体装置は、実施の形態1と同様のテストを製品パッケージに封止された状態で行なわれる製品最終検査工程においても実行できるようにすることを目的とする。

【0074】図4は、実施の形態2に従う半導体記憶装置の構成を示す概略ブロック図である。

70 【0075】図4を参照して、図1で説明した半導体記憶装置1は、製品バッケージに封止されて、チップCH内に組込まれている。チップCHの外周部には、外部との間で信号の授受が可能な複数の外部端子(ピン)が設けられている。

【0076】実施の形態2に従う半導体記憶装置においては、プリチャージコマンド入力パッド15を、製品チップ外部から信号入力が可能な外部端子115とワイヤボンディングすることによって、外部端子115を介して外部からテストプリチャージ信号TPRCを入力できることを特徴とする。

【0077】これにより、チップに格納され最終製品となった段階においても、外部からメモリテスタによって、任意のタイミングでプリチャージコマンドを起動することができため、実施の形態1と同様に、低速のメモリテスタによっても、タイミング精度の厳しいライトリカバリタイムの評価を実行することが可能となる。

【0078】半導体記憶装置1の構成および動作については、図1に示すとおりであるので説明は繰り返さない。

【0079】図4においては、テストプリチャージ信号

40

TPRCを入力する外部端子115を、他の制御信号を ・入力する外部端子群と独立に設ける構成を示している が、外部端子115を他の制御信号と共用することも可 能である。

【0080】図5は、テストプリチャージ信号入力端子を他の制御信号入力端子と共用するための構成について説明する回路図である。

【0081】図5を参照して、プリチャージコマンド入力パッド15は、ワイヤボンディング等によって、チップ外部から信号入力可能な外部端子115と接続される。プリチャージ制御回路100は、既に説明したのと同様に、ライトリカバリタイムの評価時においては、プリチャージコマンド入力パッド15の電圧レベルに応答してプリチャージ制御信号Precを活性化する。プリチャージ制御回路100の構成および動作については、図2で説明したのと同様であるので説明は繰返さない。また、図2の場合と同様に、コントロールバッファ20の表記は省略されている。

【0082】図5の構成においては、外部端子115が他の制御信号、たとえば入出力データのマスクを指示するための制御信号DQMと共用される場合について考える。データマスク制御信号DQMは、データマスク制御回路45は、その入力ノードに伝達された制御信号DQMの信号レベルに応答して、データマスク動作の実行/非実行を決定する。

【0083】ここでは、一例として、データマスク制御 回路 45は、制御信号DQMがHレベルである場合にデータマスク動作を実行し、制御信号DQMがLレベルで ある場合にデータマスク動作を非実行とするものとする。

【0084】図5を参照して、プリチャージコマンド入力パッド15とデータマスク制御回路45との間に、信号切換回路41が設けられる。信号切換回路41は、プリチャージコマンド入力パッド15とデータマスク制御回路45の入力ノードとの間に設けられるトランスファーゲートTG20と、データマスク制御回路45の入力ノードと接地配線92との間に設けられるトランスファーゲートTG25とを含む。

【0085】トランスファーゲートTG20およびTG25は、ライトリカバリタイムテスト信号TWRTSTに応じてオン/オフする。具体的には、トランスファーゲートTG20は、プリチャージ制御回路100内のトランスファーゲートTG15と同一のタイミングでオン/オフし、反対に、トランスファーゲートTG25は、プリチャージ制御回路100内のトランスファーゲートTG10と同一のタイミングでオン/オフする。

【0086】したがって、ライトリカバリタイムの評価 リタイムテスト信号TWRTSTとに応じてNAND演 時においては、トランスファーゲートTG10およびT 算結果を出力する論理ゲート154と、論理ゲート15G25がオンし、トランスファーゲートTG15および 50 4の出力を遅延して内部ノードNbに出力するための遅

TG20がオフされる。この結果、プリチャージ制御回路100の内部ノードNbには、外部端子115に入力される信号のレベルが伝達され、データマスク制御回路45の入力ノードのレベルは接地電圧Vss

16

【0087】一方、通常動作時においては、トランスファーゲートTG15およびTG20がオンし、トランスファーゲートTG10およびTG25がオフする。この結果、内部ノードNbの電圧レベルは内部電源電圧Vccに固定され、プリチャージ制御信号Precは、論理ゲート112に入力される各制御信号の信号レベルの組合せに応答して制御される。一方、データマスク制御回路45の入力ノードは、外部端子115と接続され、データマスク制御回路45は、外部端子115に入力される制御信号DQMに応じて動作すること可能となる。

【0088】このような構成とすることにより、チップ 上に搭載された最終製品の形態においても、外部からテ ストプリチャージ信号を入力する構成とすることができ るとともに、テストプリチャージ信号を入力する外部端 子を、他の制御信号を入力する外部端子と共用すること が可能となる。

【0089】なお、実施の形態2において、他の制御信号として入出力データのマスクを指示するための制御信号DQMを説明したのは例示に過ぎず、同様の構成を適用することによって、他の任意の制御信号とテストプリチャージ信号との間で入力用の外部端子を共用することが可能である。

【0090】 [実施の形態3] 実施の形態3においては、ドライバ信号の立上がり/立下がり時間が大きいメ 30 モリテスタを用いても、厳しいタイミング精度でライトリカバリタイムを評価することが可能な構成について説明する。

【0091】実施の形態3に従う半導体記憶装置は、実施の形態1に従う半導体記憶装置と比較して、プリチャージ制御回路の構成が異なる点と、テストプリチャージ信号TPRCを受けるプリチャージコマンド入力パッド15が不要である点とが異なる。その他の構成については、実施の形態1の場合と同様であるので説明は繰返さない。

40 【0092】図6は、実施の形態3に従うプリチャージ 制御回路150の構成を示す回路図である。

【0093】図6を参照して、プリチャージ制御回路 150は、図2に示すプリチャージ回路100と比較して、内部ノードNbに接続される回路が異なる。

【0094】具体的には、プリチャージ制御回路150は、内部書込制御信号int.WRTを反転するインバータ152と、インバータ152の出力とライトリカバリタイムテスト信号TWRTSTとに応じてNAND演算結果を出力する論理ゲート154と、論理ゲート154の出力を遅延して内部ノードNbに出力するための遅

30

17

延回路200とを含む。

【0095】プリチャージ制御回路150において、内部ノードNaの電圧レベルは、プリチャージ制御回路100の場合と同様に設定される。

【0096】遅延回路200は、論理ゲート154と内部ノードNaとの間に直列に接続された j個 (j:自然数)の遅延素子D1~Djと、各遅延素子と並列に接続されるスイッチおよびヒューズの組とを含む。たとえば、遅延素子D1と並列に、スイッチSW1およびヒューズH1が接続される。以下同様に、各遅延素子に対応して、スイッチおよびヒューズの組が並列に接続される。

【0097】スイッチSW1~SWjは、独立の制御信号TM1~TMjおよびそれらの反転信号/TM1~/TMjによって制御される。対応して設けられるスイッチおよびヒューズの両方が導通状態である場合には、遅延素子はバイパスされ、遅延時間は付加されない。一方、スイッチおよびヒューズの少なくとも一方が遮断された場合には、対応する遅延素子を信号が通過し、所定の単位遅延時間が付与される。

【0098】ヒューズH1~Hdは、外部からの外部からの電気的入力によって溶断することが可能であり、制御信号TM1~TMjは、テストモード時において、アドレスビットA1~Ajの信号レベルの組合せに応じて、モードレジスタによって生成することが可能である。

【0099】したがって、制御信号TM1~TMjの各信号レベルのコントロールおよびヒューズカットの有無によって遅延回路200で付加される遅延時間を調整することが可能となる。

【0100】このような構成とすることにより、内部ノードNbの信号レベルは、ライトリカバリタイムテスト信号TWRTSTが非活性状態(Lレベル)である場合には、常にHレベルに設定され、プリチャージ制御信号Precは、論理ゲート112に入力される制御信号に応答して活性化される。

【0101】一方、ライトリカバリタイムテスト信号TWRTSTが活性状態(Hレベル)であるライトリカバリタイムの評価時における内部ノードNbの電圧レベルは、内部普込制御信号int.WRTの信号レベルに応じて設定され、具体的には、int.WRTの活性化から遅延回路200によって与えられる遅延時間の経過後Hレベルに立上がる。

【0102】ライトリカバリタイムの評価時においては、ノードNbの信号レベルに応答して、プリチャージ制御信号Precが活性化されるので、プリチャージ制御回路150は、内部書込制御信号int. WRTの活性化を起点に、遅延回路200によって調整可能な遅延時間を付与した後にプリチャージ動作を起動することが可能となる。

【0103】図7は、プリチャージ制御回路150によるドライバ信号の立上がり/立下がり時間が大きいメモリテスタを用いたライトリカバリタイムの測定を説明す

るタイミングチャートである。

【0104】図7を参照して、時刻 t 0 において、アクティベートコマンドが生成されワード線WLが活性化される。次に、時刻 t 1 の外部クロック信号EXT. CL Kの立上がりエッジにおいてライトコマンドが生成され、これに対応して時刻 t 2 において内部む込制御信号int. WRTが活性化される。

【0105】プリチャージ制御回路150においては、プリチャージ制御信号Precは、内部書込制御信号int.WRTの活性化に応答して、遅延回路200で付与される遅延時間td経過後の時刻t3において活性化される。

【0106】さらに、時刻 t 4においてワード線WLが 非活性化され、データ書込可能期間が終了する。これに より、遅延回路200によって与えられる遅延時間 t d を調整することによって、任意のタイミングでプリチャージ制御信号Precを活性化、すなわちプリチャージ コマンドを起動することが可能になる。

【0107】この結果、ドライバ信号の立上がり/立下がり時間が大きいメモリテスタを用いても、厳しいタイミング精度でライトリカバリタイムを評価することが可能となる。

【0108】なお、図7においては、従来の技術で説明した、ライトリカバリ信号/WEに応答してプリチャージ制御信号Precを活性化する場合について、比較のため点線で示している。この場合においては、メモリテスタのドライバ信号の一つであるライトリカバリ信号/WEのtr/tf時間が大きいため、この影響を受けて、実際にデータ書込可能な期間が長期化(時刻t2~t6)しており、厳しいタイミング精度でのライトリカバリタイムの評価が困難となっていることが再認識される

【0109】 [実施の形態4] 実施の形態4においては、実施の形態3で説明した遅延回路で付与される遅延時間を効率的に調整することが可能な構成について説明する。

(0 【0110】図8は、本発明の実施の形態4に従うプリチャージ制御回路160の構成を示す回路図である。

【0111】図8を参照して、プリチャージ制御回路160は、プリチャージ制御回路150と比較して、内部ノードNbの電圧レベルを設定するための回路として、論理ゲート154および遅延回路200に代えて、遅延回路210を含む点が異なる。その他の構成および動作については、プリチャージ制御回路150と同様であるので説明は繰返さない。

【0112】図9は、遅延回路210の構成を説明する 50 ための回路図である。図9を参照して、遅延回路210

は、インバータ152と内部ノードNbとの間に並列に 接続されるサブ遅延回路212および214を有する。 サブ遅延回路212および214は、互いに異なる遅延 時間を設定することが可能な信号遅延部220および2 30をそれぞれ有する。

【0113】サブ遅延回路212は、さらに、内部ノー ドNcと信号遅延部220との間に論理ゲート225を 有し、信号遅延部220と内部ノードNbとの間にトラ ンスファーゲートTG40を有する。同様に、サブ遅延 回路214は、さらに、内部ノードNcと信号遅延部2 30との間に論理ゲート235を有し、信号遅延部23 0と内部ノードNbとの間にトランスファーゲートTG 45を有する。

【0114】論理ゲート225は、インバータ152の 出力と制御信号TM_RTとに応じてNAND論理演算 結果を信号遅延部220に与える。論理ゲート235 は、同様に、インバータ152の出力と制御信号TM HTとに応じてNAND演算結果を信号遅延部230に 与える。トランスファーゲートTG40およびTG45 は、制御信号TM_RTおよびTM_HTにそれぞれ応 20 答してオン/オフする。

【0115】信号遅延部220は、直列に接続されたm 個(m:自然数)の遅延素子D11~D1mと、各遅延 素子とそれぞれ並列に接続されるスイッチとヒューズと の組SW11, H11~SW1m, H1mとを有する。 同様に、遅延制御部230は、直列に接続されたn個 (n:自然数)の遅延素子D21~D2nと、各遅延素 子とそれぞれ並列に接続されるスイッチとヒューズとの 組SW21, H21~SW2n, H2nとを有する。

【0116】制御信号TM__RTおよび制御TM__HT は、制御信号TM11~TM1mおよびTM21~TM 2mと同様にモードレジスタによって出力される。

【0117】TM_RTとTM_HTは、いずれか一方 が相補的にオンされる。このような構成とすることによ って、たとえば、異なる温度領域に対応してそれぞれの サブ遅延回路によって与えられる遅延時間を実際のテス ト条件に合った近いタイミングにチューニングしてお き、条件に応じて遅延時間を大幅に切換えて使い分ける ことが可能となる。

【0118】この結果、単純に遅延素子を直列に多数設 ける構成とするよりも、レイアウト的に有利に広範囲の 遅延時間の調整を行なうことが可能となる。また、ヒュ ーズとスイッチとを組にして、各遅延素子と並列に設け る構成としていることから、トランジスタパラメータの ばらつき等によって、最終的な微調整が必要なときにお いても、ヒューズカットで対応できるため、調整を容易 に行なうことが可能となる。

【0119】今回開示された実施の形態はすべての点で 例示であって制限的なものではないと考えられるべきで の範囲によって示され、特許請求の範囲と均等の意味お よび範囲内でのすべての変更が含まれることが意図され る。

[0120]

【発明の効果】請求項1記載の半導体装置は、通常動作 に影響を与えることなくテストモード時において、パッ ドからの入力によってプリチャージ動作の実行タイミン グを制御することができる。この結果、ライトリカバリ タイムに代表される、高速動作に対する製品規格の最小 10 スペックを、低速デスタによっても評価することが可能 となり、評価コストを低減することができる。

【0121】請求項2および4記載の半導体装置は、ウ ェハテスト時においてパッド入力によってプリチャージ 動作の実行タイミングを制御することができる。したが って、請求項1記載の半導体装置の奏する効果をウェハ テスト時に享受することができる。

【0122】請求項3および4記載の半導体装置は、製 品チップ外部からの入力によってプリチャージ動作の実 行タイミングを制御することができる。したがって、請 求項1記載の半導体装置の奏する効果を最終製品テスト 時においても享受することができる。

【0123】請求項5記載の半導体装置は、テストモー ド時にプリチャージ動作の実行タイミングを制御するた めの信号を入力する外部端子を、通常コマンド時に他の コマンド信号を入力する外部端子と共有することができ る。この結果、請求項3記載の半導体装置の奏する効果 に加えて、製品の小型化を図ることができる。

【0124】請求項6および7記載の半導体装置は、通 常動作に影響を与えることなくテストモード時におい て、内部書込制御信号の活性化から所定時間経過後にプ リチャージ動作を実行することができる。この結果、ラ イトリカバリタイムに代表される、高速動作に対する製 品規格の最小スペックを、発生するテスト信号の立上が り/立下がり時間が大きいテスタによっても評価するこ とが可能となり、評価コストを低減することができる。

【0125】請求項8記載の半導体装置は、遅延回路で 付与される遅延時間を短絡用スイッチのオン/オフによ って外部から制御することができる。この結果、請求項 7記載の半導体装置の奏する効果に加えて、高速動作に 対する製品規格の最小スペックをより詳細に評価するこ とが可能となる。

【0126】請求項9記載の半導体装置は、遅延回路中 において、各短絡スイッチに対応して設けられる外部か ら溶断可能なヒューズをさらに有する。したがって、諧 求項8記載の半導体装置の奏する効果に加えて、遅延時 間の微調整を簡易に実行することが可能となる。

【0127】請求項10記載の半導体装置は、互いに異 なる遅延時間を有する複数のサブ遅延回路の選択によっ て、遅延回路で付与される遅延時間を制御することがで ある。本発明の範囲は上記した説明ではなくて特許請求 50 きる。したがって、請求項6記載の半導体装置の奏する

30

.効果に加えて、レイアウト面積の小さい遅延回路によって広範囲の遅延時間を設定することが可能となる。

【0128】請求項11記載の半導体装置は、各サブ遅延回路で付与される遅延時間を短絡用スイッチのオン/オフおよびヒューズの溶断有無によって外部から制御することができる。この結果、請求項10記載の半導体装置の奏する効果に加えて、高速動作に対する製品規格の最小スペックをより詳細に評価することが可能となる。

【図面の簡単な説明】

【図1】 本発明の実施の形態1に従う半導体記憶装置の全体構成を示す概略ブロック図である。

【図2】 プリチャージ制御回路100の構成を示す回路図である。

【図3】 プリチャージ制御回路100によるライトリカバリタイムの評価方法を説明するタイミングチャートである

【図4】 実施の形態2に従う半導体記憶装置の構成を 説明する概略ブロック図である。

【図5】 テストプリチャージ信号入力端子を他の制御 信号入力端子と共用するための構成について説明する回 路図である。

【図6】 実施の形態3に従うプリチャージ制御回路150の構成を示す回路図である。

【図7】 プリチャージ制御回路150によるドライバ

信号の立上がり/立下がり時間が大きいメモリテスタを 用いたライトリカバリタイムの測定を説明するタイミン グチャートである。

22

【図8】 実施の形態4に従うプリチャージ制御回路160の構成を示す回路図である。

【図9】 遅延回路210の構成を示す回路図である。

【図10】 従来の技術のプリチャージ制御回路500 の構成を示す回路図である。

【図11】 プリチャージ制御回路500による通常動 10 作モード時におけるライトリカバリタイムの測定方法を 説明するタイミングチャートである。

【図12】 従来の技術のプリチャージ制御回路による テストモード時におけるライトリカバリタイムの評価方 法を説明するタイミングチャートである。

【図13】 ドライバ信号の立上がり/立下がり時間の大きいメモリテスタを用いたライトリカバリタイムを評価する場合の問題点を説明するタイミングチャートである。


【符号の説明】

70 モードレジスタ、100,150,160 プリチャージ制御回路、200,210 遅延回路、212,214 サブ遅延回路、220,230 信号遅延部。


【図1】


EXT.CLK /CS /CAS / CAS / CAS


【図8】




【図10】











CS TWRTST No TWRTST No TWRTST TG15

TWRTST TG15

TWRTST TG20


`41






TG25






【図11】



[図12]



【図13】

